Товаров: 0
Цена: 0 руб.
Логин (e-mail):  
Пароль:   Забыли пароль?

Логическое проектирование и верификация систем на SystemVerilog


Логическое проектирование и верификация систем на SystemVerilog
Логическое проектирование и верификация систем на SystemVerilog
4016 руб 
ID товара: 706782
Издательство: ДМК-Пресс
Год выпуска: 2019
Страниц: 384
Тип обложки: обл - мягкий переплет (крепление скрепкой или клеем)
Иллюстрации: Черно-белые
Масса: 540 г
Размеры: 220x159x22 мм
Наличие: Ограничено
Книга посвящена SystemVerilog - языку описания аппаратуры, используемому для моделирования электронных систем. Разработчики SystemVerilog сделали его синтаксис похожим на синтаксис языка С, что упрощает его освоение. В современных подходах к проектированию аппаратуры проверка модели (верификация) не менее важна, чем ее разработка. SystemVerilog предлагает конструкции, позволяющие лучше отразить инженерный замысел в моделях, программные абстракции, упрощающие разработку тестовых окружений, утверждения, обеспечивающие проверку поведения сложных систем, а также средства измерения функционального покрытия в процессе верификации. Описание языка дается вместе с материалом по логическому проектированию, так что книга может использоваться в качестве учебного пособия для курсов цифровой схемотехники и архитектуры компьютеров. Издание будет полезно студентам, проходящим вводный курс цифровой схемотехники, а также разработчикам, которые знакомы с Verilog или VHDL, но желают освежить свои навыки или нуждаются в кратком справочнике по SystemVerilog. Предполагается, что у читателя есть базовая подготовка в области схемотехники и программирования.




 
Купить самые лучшие и популярные книги в интернет магазине "Лабиринт"